
Rajah 1.
Selak SR berpagar, juga dikenali sebagai selak SR yang mencatat atau segerak, adalah versi yang lebih baik dari selak SR asas yang termasuk isyarat membolehkan (atau input jam/kawalan).Output berubah hanya apabila isyarat membolehkan ini aktif, membolehkan kemas kini berlaku dengan cara yang terkawal dan tepat pada masanya.
Reka bentuk ini menghalang tingkah laku yang tidak dapat diramalkan yang sering dilihat dalam selak SR yang mudah, yang bertindak balas dengan segera kepada perubahan input tanpa kawalan masa.Dengan menggunakan isyarat Enable sebagai pintu, selak menyegerakkan kedua -dua penyimpanan data dan pengambilan semula.

Rajah 2. Gated Sr Latch Menggunakan Nor dan dan Gates
Reka bentuk ini menyimpan sedikit data menggunakan gabungan dan dan juga pintu.Litar ini termasuk tiga input: Set (s), Reset (R), dan Jam (CLK).Ia menghasilkan dua output pelengkap, Q dan Q̅, mewakili nilai yang disimpan dan songsangnya.
The dan Gates bertindak sebagai penapis.Mereka membenarkan input set dan menetapkan semula untuk mencapai teras memori berasaskan NOR hanya apabila CLK adalah tinggi (Logik 1).Apabila CLK rendah, pintu dan pintu menghalang sebarang perubahan, dan selak memegang keadaan terdahulu.
Gerbang silang atau gerbang membentuk gelung maklum balas, yang merupakan elemen memori teras.Gelung ini memastikan bahawa litar "ingat" keadaan semasa sehingga input sah baru mengatasinya.
Operasi Nor-and Latch:
• Tetapkan keadaan: s = 1, r = 0, clk = 1 → q dipaksa 1 (kedai selak tinggi).
• Reset syarat: r = 1, s = 0, clk = 1 → q dipaksa 0 (kedai selak rendah).
• Pegang keadaan: s = 0, r = 0, clk = 1 → q menyimpan nilai sebelumnya (tiada perubahan).
• Keadaan tidak sah: s = 1, r = 1 → q memasuki keadaan yang tidak ditentukan (mesti dielakkan).

Rajah 3. Gated SR Latch menggunakan pintu gerbang
Satu selak SR berpagar berasaskan NAND berfungsi pada prinsip yang sama tetapi menggantikan atau logik dengan logik NAND.Ia masih mempunyai input S, R, dan CLK dan menghasilkan output pelengkap Q dan Q̅.
Gerbang NAND memastikan bahawa set dan set semula boleh mengubah keadaan hanya apabila CLK aktif (tinggi).Gerbang NAND yang disambungkan kemudian mengunci output ke dalam keadaan terakhirnya, sama seperti versi NOR.
Operasi selak berasaskan NAND:
• Tetapkan keadaan: s = 1, r = 0, clk = 1 → q = 1.
• Reset syarat: r = 1, s = 0, clk = 1 → q = 0.
• Pegang keadaan: s = 0, r = 0, clk = 1 → q mengekalkan keadaan semasa.
• Keadaan tidak sah: s = 1, r = 1 → q Menjadi undefined.

Rajah 4. Simbol selak SR berpagar
Simbol untuk selak SR berpagar menunjukkan tiga input: set (s), set semula (r), dan membolehkan (e), dan dua output, q dan q̅.Tingkah laku adalah mudah.Apabila E adalah tinggi, selak bertindak balas terhadap input S dan R.Apabila E rendah, selak mengabaikan perubahan input dan mengekalkan output semasa.
|
Dayakan (e) |
Tetapkan |
Tetapkan semula (r) |
Seterusnya q |
Penerangan |
|
0 |
X |
X |
Q |
Latch dilumpuhkan |
|
1 |
0 |
0 |
Q |
Memegang negeri |
|
1 |
1 |
0 |
1 |
Tetapkan keadaan |
|
1 |
0 |
1 |
0 |
Menetapkan semula keadaan |
|
1 |
1 |
1 |
- |
Keadaan tidak ditentukan |
Apabila E = 0, selak tidak melakukan apa -apa.Q hanya memegang apa sahaja nilai yang ada sebelum ini.
Rajah 5. Gambar rajah masa selak SR berpagar
Rajah masa menggambarkan bagaimana selak atau flip-flop bertindak balas terhadap isyarat inputnya (dalam kes ini, S, R, dan CLK) dari masa ke masa.Untuk selak SR berpagar, isyarat jam (CLK) mengawal apabila output Q dan Qˉ dibenarkan untuk berubah.
1. Pada T1:
Isyarat jam clk = 1, dan set input s = 0.
2. Pada T2:
S bertukar kepada 1 manakala CLK masih 1. Ini mengaktifkan keadaan yang ditetapkan, menyebabkan Q bertukar menjadi 1 dan Q ke 0.
3. Pada T3:
Jam jatuh ke 0. Pada ketika ini, selak itu "dibekukan," yang bermaksud Q dan Qˉ memegang nilai semasa mereka tanpa mengira perubahan dalam S atau R. Kemas kini Latch Kemas kini hanya apabila CLK = 1.
4. Pada T4:
CLK kembali ke 1, dan output Q dan Q ˉ sekali lagi bertindak balas terhadap keadaan semasa S dan R. Sebagai contoh, jika R = 1 dan S = 0, Q akan ditetapkan semula kepada 0.

Rajah 6. Latch SR Gated dalam Logik Ladder
Dalam pengawal logik yang boleh diprogramkan (PLCs), litar pengunci adalah penting untuk fungsi ingatan.Selak SR berpagar boleh dilaksanakan menggunakan rajah logik tangga, seperti yang ditunjukkan di atas.
Dalam litar ini:
• CR1 bertindak sebagai relay set (s).
Apabila kedua -duanya mengaktifkan (e) dan s aktif (logik tinggi), CR1 bertenaga, menetapkan output Q ke tinggi (1).
• CR2 bertindak sebagai relay reset (R).
Apabila kedua -dua E dan R aktif, CR2 bertenaga, yang menetapkan semula Q ke Rendah (0).
• Membolehkan (e) bertindak sebagai isyarat pintu, memastikan bahawa selak bertindak balas kepada S atau R hanya apabila E tinggi.
Apabila E adalah rendah, tiada perubahan keadaan berlaku, dan Q mengekalkan keadaan terdahulu (ia "selak").
|
Aspek |
Asas sr
Selak |
Sr
Selak |
|
Isyarat kawalan |
Tidak mengaktifkan input;Dikawal secara langsung oleh S dan R. |
Termasuk input (e) input untuk mengawal operasi. |
|
Respons |
Output berubah dengan segera dengan input S atau R. |
Output berubah hanya apabila membolehkan (e) aktif. |
|
Penyegerakan |
Beroperasi secara asynchronously. |
Beroperasi serentak dengan isyarat membolehkan. |
|
Kawalan masa |
Tiada kawalan masa tertentu. |
Masa dikawal oleh isyarat membolehkan atau jam. |
|
Pencegahan gangguan |
Terdedah kepada perubahan keadaan yang tidak diingini. |
Mengurangkan gangguan dengan memerlukan membolehkan tinggi. |
|
Kerumitan reka bentuk |
Struktur mudah dengan hanya atau pintu gerbang. |
Sedikit lebih kompleks kerana input kawalan tambahan. |
|
Kestabilan output |
Output mungkin berubah tanpa diduga apabila input berbeza -beza. |
Output tetap stabil apabila dibolehkan adalah rendah. |
|
Kesesuaian untuk flip-flop |
Tidak sesuai untuk reka bentuk flip-flop yang mencatatkan. |
Digunakan sebagai asas untuk mencipta flip-flops yang dicatatkan. |
|
Aplikasi |
Litar logik kecil dan penyimpanan memori mudah. |
Logik berurutan, unit memori, dan sistem yang mencatatkan. |
|
Penggunaan kuasa |
Sedikit lebih rendah kerana lebih sedikit pintu. |
Sedikit lebih tinggi kerana logik kawalan tambahan. |
• Perubahan keadaan terkawal dan boleh diramal, menjadikannya boleh dipercayai untuk penyimpanan binari.
• Reka bentuk mudah yang memerlukan hanya beberapa pintu logik asas.
• Mudah disatukan dengan litar segerak sebagai blok bangunan.
• Kos perkakasan rendah disebabkan oleh keperluan pintu minimum.
• Masa tindak balas yang cepat kerana output berubah dengan cepat dengan input (terhad oleh kelewatan pintu).
• Berkhidmat sebagai asas untuk membina flip-flop, daftar, dan sistem memori.
• Mudah difahami secara konseptual, menjadikannya sesuai untuk belajar tentang litar berurutan.
• Tingkah laku yang tidak jelas atau tidak sah apabila kedua -dua input S dan R adalah tinggi.
• Sensitif terhadap glitches input atau bunyi disebabkan oleh sifat yang dicetuskan tahap.
• Memerlukan logik tambahan dalam reka bentuk kompleks untuk mengelakkan keadaan input tidak sah.
• Kurang dipercayai untuk masa yang tepat dalam sistem berkelajuan tinggi berbanding dengan flip-flop yang dicetuskan.
• Fungsi terhad dengan sendirinya, tidak dapat menyimpan lebih dari satu bit tanpa komponen tambahan.
• Risiko keadaan kaum jika input berubah secara serentak atau sangat dekat bersama -sama.
Selak SR berpagar adalah bahagian penting dalam litar digital kerana ia menyimpan data dengan cara yang selamat dan terkawal.Ia berguna untuk mengelakkan gangguan, isyarat yang sepadan dengan masa jam, dan membina litar yang lebih kompleks seperti flip-flop dan unit ingatan.Reka bentuknya mudah dan berfungsi dengan baik untuk tugas -tugas seperti memegang data, isyarat pembersihan, dan menyimpan isyarat kawalan aktif.Walau bagaimanapun, ia boleh menghadapi masalah jika kedua -dua menetapkan dan menetapkan semula input aktif pada masa yang sama, dan ia boleh menjadi sensitif terhadap bunyi bising.Ia juga menyimpan hanya satu data, jadi ia memerlukan bahagian tambahan untuk sistem yang lebih besar atau lebih cepat.
Sila hantar pertanyaan, kami akan bertindak balas dengan segera.
Ya, selak SR berpagar adalah bahagian asas yang digunakan untuk membuat flip-flop yang lebih maju seperti D atau JK Flip-flops.Mereka juga boleh digabungkan dengan bahagian logik lain untuk membuat daftar, kaunter, dan unit memori kecil.Reka bentuk mudah mereka menjadikan mereka hebat untuk menguji idea dan pembelajaran.
Kedua-dua reka bentuk berasaskan NOR dan NAND berfungsi sama tetapi menggunakan pintu logik yang berbeza.Reka bentuk berasaskan NOR lebih mudah difahami secara konseptual, sementara selak berasaskan NAND mungkin lebih disukai dalam reka bentuk litar tertentu di mana logik NAND lebih cekap atau mudah didapati.
Tidak, selak SR berpagar biasanya komponen kuasa rendah kerana mereka hanya menggunakan beberapa pintu logik.Walau bagaimanapun, penggunaan kuasa mungkin berbeza -beza sedikit bergantung kepada sama ada anda menggunakan reka bentuk atau atau NAND dan bilangan selak yang disatukan ke dalam litar anda.
Ya, selak SR berpagar mudah diintegrasikan kerana reka bentuk dan keserasian berasaskan gerbang mudah mereka dengan keluarga logik standard seperti TTL atau CMOS.Mereka sering digunakan sebagai blok bangunan untuk litar penyimpanan dan penyegerakan yang lebih kompleks.
Tidak, selak SR berpagar direka untuk penyimpanan data jangka pendek dan tidak menentu.Mereka memegang data selagi litar dikuasakan dan kemas kini kawalan isyarat membolehkan.Untuk penyimpanan jangka panjang, peranti memori yang tidak menentu seperti memori flash atau EEPROM disyorkan.
pada 2024/05/17
pada 2024/05/17
pada 8000/06/14 148402
pada 2000/06/14 131622
pada 1600/06/14 111886
pada 0400/06/14 94457
pada 1970/01/1 93992
pada 1970/01/1 76898
pada 1970/01/1 74845
pada 1970/01/1 68788
pada 2000/06/14 58532
pada 1970/01/1 58135